




































































































































































































































































































Circuit PODEM＊ FAN＊ PODEM＊ FAN＊
10　　　1，00010　　』1，000 10　　　正，000 10　　　1，000
C432 91．5　　91．893．7　　93．7 7。1　　　6．8 0．5　　　0．5
C499 99．4　　99．497．2　　99．4 0．6　　　0．6 2．2　　　0
C880 100　　　100 100　　　100 0　　　　0 0　　　　0
C1355 99．5　　99．597．5　　99．5 0．5　　　0．5 1，9　　　0．5
C1908 99．5　　99．599．3　　99．5 0．2　　　0．2 0。4　　　0．1
C2670 94．6　　95．495．7　　95．7 4．6　　　2．1 1．l　　　l．1
C3540 95．5　　95．595．8　　96．0 4．2　　　2．1 0．5　　　0．2
C5315 98．3　　98．898．9　　98．9 1．0　　　0．2 0　　　　0
C6288 99．5　　99．599．4　　99．5 0　　　　0 0．2　　　0．1
C7552 96．8　　97．898．2　　98．2 2．7　　　1．4 0．9　　　0．8
Table　3　Computing　Time（Seconds）
PODEM＊（PODEM） FAN＊（FAN）Circuit
1・ 1，000 1・　1 1，000
C432 1．9（1．3） 47．1（　46．4） 1．5（0．8） 3．6（2．9）
G499 7．9（3．9） 23．9（　19．9） 12。6（5．4） 16．2（8．8）
C880 1．3（0．4） 1。3（　0．4） 1．3（0．4） 1．3（0．4）
C1335 9．1（4．3） 23．7（　18．8） 9．0（5．0） 13．5（9．4）
Cl908 9．2（3．5） 20．9（　15．1） 9．4（3．9） 13．5（8．1）
C2670 13．3（8．4） 228．3（223．9）10．6（5．4） 49．4（44．3）
C3540 27．6（16．0） 301．2（290．0）21。8（9．9） 42．9（31．3）
C5315 24．0（ll．1） 106．6（　93．4）20．1（6．3） 19．7（6．2）
C6288 68．7（4，4） 89．8（　25．8） 67．7（4．6） 81．7（18．5）











































































































































































































H ME 1 L
＝
B F J
Zl
Z2
　　　　＊＊＊＊＊TEST　DATA＊＊＊＊＊
　　　　　IN／Xl，　X2／A，　B／
　　　　　FOUT／A／C，　E／
　　　　　FOUT／B／D，　F／
　　　　　AND／G，　C，　D／K／
　　　　　AND／F／J／
　　　　　AND／H，1，　J／L／
　　　　　OR／0，　M，　L／P／
　　　　　NOT／E／1／
　　　　　FOUT／K／0，　N／
　　　　　OUT／N，　P／Zl，　Z2／
　　　　　VCC／G，　H／
　　　　　GND／M／
Fig．4　Example　of　circuit　dcscription
　　　　　　　　　　　　　　　　GNI）／line1，・・一。・，　line皿／
　　　（7）　END　statements；
　　　　　　　　　　　　　　　　END
　　　An　example　of　circuit　description　is　illustrated　in　Fig．4．
　　　FIQwchart　fbr　transforming　a　circuit－data　described　by　the　above．mentioned　language　into　a　table　with
circnit－information　is　shQwn　in　Fig．5．　A　typical　examplc　of　main　routine　fbr　the　system　is　as　fbllows：
　　　　　　　　　　CALL肌MNTB（IERR，9，10，7）
　　　　　　　　　　IF（IERR。　NE．0）STOP
　　　　　　　　　　CALL　EXOR（10）
　　　　　　　　　　CALL　EXPANS（10）
　　　　　　　　　　CALL　GCOUNT（10）
　　　　　　　　　　CALL　REDUCE（10）
　　　　　　　　　　CAI．1．　SAVTBI．（8）
　　　　　　　　　　STOP
　　　　　　　　　　END
where　ELMNTB　is　a　subroutine　f｛）r　making　a　circuit－table，　IERR　is　a　flag　having　l　when　an　error　occurs，
EXOR　is　a　subroutine　f（）r　transforming　every　3－input　EXOR　gate　into　two　2－input　EXOR　gates，　EXPANS
is　a　subroutine　for　converting　every　2－input　EXOR　gatc　into　four　NAND　equivalents，　GCOUNT　is　a　sub．
routine　for　saving　the　information　of　the　circuit－tablc　into　a　file，　REDUCE　is　a　subroutine　for　eliminating
VCq　GND，　and　redundant　gates，　and　SAVTBL　is　a　subroutine　for　saving　the　circuit－table　intQ　a丘le．
　　　F五les＃7－＃10　are　assigned　as　　　　　　　　　　　　　　　　　　　・
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　（42）
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Fig．5　Flowchart　for　making　circuit．table
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Fig．6　Flowchart　of　ATPG　System
＃7＝input丘1e　fbr　circuit騨descript三〇n．data
＃8＝output　file　for　circuit－table
＃9＝output丘le　fbr　input．data．list　and　error　message
　　　　　　　　　　　　　　　　　　　　　　　　　　（43）
　　　　　　　　　　　Research　Reports　of　thc　Faculty　of　Engineering，　Meiji　University，　NQ．50（1986）
　　　　　　　　　　　　＃10＝output　file　fbr　execution　report
　　　2・Automa伽Test　Pattem　Ge過emtion　System
　　　The且owchart　fbr　the　ATPG　system　based　on　FAN　and　concurrent－like　fault　simulatQr　is　shown　in
Fig．6．　The　maill　routine　is
　　　　　　　　　　　　CALL　CONMAIN
　　　　　　　　　　　　STOP
　　　　　　　　　　　　END
where　files＃8　and＃11　are　assigned　as
　　　　　　　　　　　　＃8＝input　file　f（）r　circuit．table
　　　　　　　　　　　　＃ll＝output　fUe　fbr　execution　report。
In　Fig．6，　RCVTBL　is　a　subroutine　fbr　loading　the　circuit－table　from丘le＃8，　FLTDEF　is　a　subroutine　for
analyzing　equivalent　faults　and　making　a　fault　table，　FAN　is　a　subroutine　for　generating　a　test　pattern　fbr
agiven　fault，　and　CONCUR　is　a　subroutine　fbr　fault　simulation　which　find　Qut　all　faults　detectable　by　a
　ロglven　test　pattern・
（44・）
